Das Projekt SimpleLed am Beispiel von Vivado
Um SimpleLed auf einem Arty-Board und Vivado 2022.2 zum Laufen zu bringen gibt es im VhdlKurs unter Sources\Scripts\Vivado_2022.2 das Skript GenSimpleLed.tcl.
Dieses erzeugt ein neues Projekt SimpleLed. Falls das Projekt schon existieren sollte, muss das Projektverzeichnis zuvor gelöscht werden.
Hierarchie des Projekts SimpleLedHier sieht man die Dateien, die oben erstellt worden sind: Die Schaltung befindet sich in SimpleLed.vhd und wird von TestSimpleLed in der Simulation getestet.
SimpleLed.xdc ist hier neu. Darin befinden sich die Definitionen auf welchen physikalischen Pins sich die Signale für den Button und die Led befinden.
Wenn man ein anderes Board verwendet, muss dieses .xdc angepasst werden und normalerweise auch das script indem das FPGA definiert wird.
Um dieses Minidesign auf das Board zu bringen, ruft man Generate Bitsrtream auf. Dabei wird das Pojekt synthetisiert, implementiert und letztndlich die Ausgabedatei für das FPGA erzeugt. Im Abschlussdialog hat man die Möglichkeit gleich den Hardware Manager zu öffnen. Vorrausgesetzt, man hat das FPGA-Board mit dem Entwicklungsrechner verbunden, kann man jetzt das Target öffnen (mit auto connect) und programmieren. Dazu muss man noch die gerade erzeugte .bit Datei angeben. Man findet sie unter: Projects\Vivado_2022.2\SimpleLed\SimpleLed.runs\impl_1\SimpleLed.bit
Anschließend sollte die Led leuchten, sobald der Taster (beim Arty ganz rechts unten) gedrückt wird.
Die Simulation
In Vivado startet man: SIMULATION / Run Simulation / Run Behavioral Simulation.
Daraufhin übersetzt der Simulator für die Simulation und führt diese aus.
Das Ergebnis hat man schon im vorhergehenden Kapitel gesehen.